女人性做爰100部免费|女人无遮挡裸交性做爰|女人裸体性做爰视频|一个上添B一个下添|一女三男做2爱A片免费

　　李曉維：1964年9月出生于安徽省肥西縣；現(xiàn)任計算機體系結構國家重點實驗室常務副主任、中科院計算所學位評定委員會副主席。李曉維于1985和1988年分別獲得合肥工業(yè)大學計算機系學士和碩士學位、1991年獲中科院計算所博士學位。1993年任北京大學計算機系副教授；2000年任中科院計算所研究員；2013年入選國家百千萬人才工程并獲“有突出貢獻中青年專家”榮譽稱號；入選2014年“科技北京”百名領軍人才培養(yǎng)工程。

　　2000年以來主要研究領域為VLSI測試、容錯計算。先后主持國家自然科學基金重點項目2項、973課題2項、863項目2項、北京市科技重點項目1項、XX預研項目1項；合作出版專著4本；在包括ISCA/HPCA/DSN/DAC/ICCAD等IEEE國際學術會議、IEEE/ACM Transactions等國際學術刊物、中國科學/JCST等國內(nèi)學術刊物上合作發(fā)表學術論文200余篇（其中SCI收錄50余篇）；授權發(fā)明專利50余件、軟件著作權登記50余項。先后獲得中國科學院自然科學獎（1992年度）、杰出科技成就獎（CPU團隊/2003年度）、教學成果獎（2008年度）；獲得中國計算機學會王選獎（2008年度）、中國質(zhì)量學會質(zhì)量技術獎（2011年度）；北京市科學技術獎（2007年度和2008年度）；國家技術發(fā)明獎（2012年度）。

　　現(xiàn)任中國計算機學會常務理事、容錯計算專業(yè)委員會主任；Journal of Computer Science and Technology (JCST）副主編；Journal of Electronic Testing: Theory and Applications (JETTA) 和Journal of Low Power Electronics (JOLPE）編委；IEEE Asia and Pacific Regional TTTC Vice-Chair；IEEE ATS Steering Committee Chair（2011-2013）；IEEE WRTLT Steering Committee Chair（2008-2010）；擔任IEEE ITC/VTS/DATE等國際學術會議程序委員會委員?！　?/p>

?

部分學術著作:

(1) 李曉維, 呂濤, 李華偉, 李光輝 著《數(shù)字集成電路設計驗證: 量化評估, 激勵生成, 形式化驗證》, 科學出版社, 2010年5月, 411頁

(2) 李曉維, 韓銀和, 胡瑜, 李佳 著《數(shù)字集成電路測試優(yōu)化: 測試壓縮, 測試功耗優(yōu)化, 測試調(diào)度》, 科學出版社, 2010年6月, 344頁

(3) 李曉維, 胡瑜, 張磊, 鄢貴海 著《數(shù)字集成電路容錯設計: 容缺陷/故障, 容參數(shù)偏差, 容軟錯誤》, 科學出版社, 2011年4月, 433頁

部分期刊論文:

[1] Y. Fang, H. Li, Xiaowei Li, “Lifetime Enhancement Techniques for PCM-Based Image Buffer in Multimedia Applications”, IEEE Transactions on VLSI Systems, Vol.22, No.5, May 2014, pp.1450-1455

[2] J. Ye, Y. Hu, Xiaowei Li, Wu-Tung Cheng, Yu Huang, and Huaxing Tang, “Diagnose Failures Caused by Multiple Locations At-a-Time”, IEEE Transactions on VLSI Systems, Vol.22, No.4, April 2014, pp.824-837

[3] K. Huang, Y. Hu, Xiaowei Li, “A Reliability-Oriented Placement and Routing Algorithm for SRAM-based FPGAs”, IEEE Transactions on VLSI Systems, Vol.22, No.2, Feb 2014, pp.256-269

[4] B. Fu, Y. Han, H. Li, Xiaowei Li, “ZoneDefense: A Fault-Tolerant Routing for 2D Meshes Without Virtual Channels”, IEEE Transactions on VLSI Systems, Vol.22, No.1, Jan 2014, pp.113-126

[5] Y. Zhang, H. Li, Xiaowei Li, “Automatic Test Program Generation Using Executing Trace Based Constraint Extraction for Embedded Processors”, IEEE Transactions on VLSI Systems, Vol.21, No.7, July 2013, pp.1220-1233

[6] Z. He, T. Lv, H. Li, Xiaowei Li, “Test Path Selection for Capturing Delay Failures under Statistical Timing Model”, IEEE Transactions on VLSI Systems, Vol.21, No.7, July 2013, pp.1210-1219

[7] S. Jin, Y. Han, H. Li, Xiaowei Li, “Unified Capture Scheme for Small Delay Defect Detection and Aging Prediction”, IEEE Transactions on VLSI Systems, Vol.21, No.5, May 2013, pp.821-833

[8] Y. Chen, L. Zhang, Y. Han, Xiaowei Li, “Thermal-Constrained Scheduling for Interconnect Energy Reduction in 3D Homogeneous MPSoCs”, IEEE Transactions on VLSI Systems, Vol.21, No.2, Feb. 2013, pp.239-249

[9] S. Pei, H. Li, Xiaowei Li, “Flip-flop Selection for Partial Enhanced Scan to Reduce Transition Test Pattern Volume”, IEEE Transactions on VLSI Systems, Vol.20, No.12, Dec. 2012, pp.2157-2169

[10] S. Pei, H. Li, Xiaowei Li, “A High-Precision On-Chip Path Delay Measurement Architecture”, IEEE Transactions on VLSI Systems, Vol.20, No.09, Sept 2012, pp.1565-1577

[11] S. Pan, Y. Hu, Xiaowei Li, “IVF: Characterizing the Vulnerability of Microprocessor Structures to Intermittent Faults”, IEEE Transactions on VLSI Systems, Vol.20, No.05, May 2012, pp.777-790

[12] X. Fu, H. Li, Xiaowei Li, “Testable Path Selection and Grouping for Faster Than At-Speed Testing”, IEEE Transactions on VLSI Systems, Vol.20, No.02, February 2012, pp.236-247

[13] M. Zhang, H. Li, Xiaowei Li, “Path Delay Test Generation Toward Activation of Worst Case Coupling Effects”, IEEE Transactions on VLSI Systems, Vol.19, No.11, November 2011, pp.1969-1982

[14] Y. Zhang, H. Li, Y. Min, Xiaowei Li, “Selected Transition Time Adjustment for Tolerating Crosstalk Effects on Network-on-Chip Interconnects”, IEEE Transactions on VLSI Systems, Vol.19, No.10, October 2011, pp.1787-1800

[15] G. Yan, Y. Han, Xiaowei Li, “SVFD: A Versatile Online Fault Detection Scheme via Checking of Stability Violation”, IEEE Transactions on VLSI Systems, Vol.19, No.9, September 2011, pp.1627-1640

[16] G. Yan, Y. Han, Xiaowei Li, “ReviveNet: A Self-adaptive Architecture for Improving Lifetime Reliability via Localized Timing Adaptation”, IEEE Transactions on Computers, Volume 60, Issue 9, September 2011, pp.1219-1232

[17] D. Fan, Xiaowei Li, G. Li, “New Methodologies for Parallel Architecture”, Journal of Computer Science and Technology, 26(4): 578-584, July 2011

[18] G. Yan, Y. Han, H. Liu, X. Liang, Xiaowei Li, “Microfix: Using timing interpolation and delay sensors for power reduction”, ACM Transactions on Design Automation of Electronic Systems, March 2011, Vol. 16, No. 2, Article 16:1-21

[19] Z. An, H. Zhu, C. Xu, Y. Xu, Xiaowei Li, “Synchronization of Linear Pulse-coupled Oscillators with Different Frequency”, IEEE Transactions on Industry Electronics, Vol.58, No.6, June 2011, pp. 2205-2215

[20] Y. Yang, Y. Xu, Xiaowei Li, “A Loss Inference Algorithm for Wireless Sensor Networks to Improve Data Reliability of Digital Ecosystems”, IEEE Transactions on Industry Electronics, Vol.58, No.6, June 2011, pp. 2126-2137

[21] J. Li, Q. Xu, Y. Hu, Xiaowei Li, “X-Filling for Simultaneous Shift- and Capture- Power Reduction in At-Speed Scan-Based Testing”, IEEE Transactions on VLSI Systems, Vol.18, No.7, July. 2010, pp.1081-1092

[22] L. Zhang, Y. Han, Q. Xu, Xiaowei Li, H. Li, “On Topology Reconfiguration for Defect-Tolerant NoC-Based Homogeneous Manycore Systems”, IEEE Transactions on VLSI Systems, Vol.17, No.9, Sept. 2009, pp.1173-1186

[23] Y. Han, Y. Hu, Xiaowei Li, A. Chandra, Huawei Li, “Embedded Test Decompressor to Reduce the Required Channels and Vector Memory of Tester for System-on-a-Chip”, IEEE Transactions on VLSI Systems, Vol.15, No.5, May 2007, pp.531-540

?

?

[1] NSFC重點項目“數(shù)字VLSI電路測試技術研究”(60633060)

[2] NSFC重點項目“從行為級到版圖級的設計驗證與測試生成”(60207002)

[3] NSFC項目“微處理器自修復設計基礎技術研究”(90707004)

[4] NSFC與RGC聯(lián)合資助項目“片上系統(tǒng)測試架構設計與優(yōu)化：針對噪聲引起的測試良產(chǎn)率下降的研究”(60831160526)

主要獲獎:

(1) 國家技術發(fā)明獎（二等獎/2012/排名第1）:星載微處理器系統(tǒng)驗證-測試-恢復技術及應用

(2) 中國質(zhì)量協(xié)會質(zhì)量技術獎（一等獎/2011/排名第1）:高性能處理芯片的測試和可靠性設計關鍵技術

(3) 中國質(zhì)量協(xié)會質(zhì)量技術獎（可靠性管理優(yōu)秀項目/2009/排名第1）:具有自修復能力的微處理器可靠性設計

(4) 中國計算機學會“王選”獎（二等獎/2008/排名第1）:數(shù)字電路測試若干關鍵技術及其在微處理器測試中的應用

(5) 中國科學院“教學成果獎”（一等獎/2008/排名第3）:面向計算機系統(tǒng)結構領域高級人才培養(yǎng)的課程體系建設

(6) 北京市科學技術獎（三等獎/2008/排名第1）:數(shù)字電路實速測試和故障診斷技術及應用

(7) 北京市科學技術獎（三等獎/2007/排名第1）:集成電路邏輯測試與驗證基礎技術

(8) 中國科學院“杰出科技成就獎”（榮譽/2003/排名第5）:龍芯CPU研究集體

(9) 中國科學院“自然科學獎”（二等獎/1992/排名第5）:測試方法研究及應用

???

?

主要榮譽:

[1] “科技北京”百名領軍人才培養(yǎng)工程（2014）:中科院計算所測試與容錯技術創(chuàng)新團隊

[2] 國家“有突出貢獻中青年專家”（榮譽稱號/2013）

[3] 國家“百千萬人才工程”（2013）

[4] 中國科學院“優(yōu)秀研究生指導教師”獎（2012）

[5] 中國科學院“朱李月華優(yōu)秀教師”獎（2009）

[6] 國務院政府特殊津貼（2009）

[7] 中國科學院研究生院“集中教學突出貢獻獎”（2008）

[8] 中國科學院“優(yōu)秀研究生指導教師”獎（2007）

[9] 中國科學院“優(yōu)秀研究生導師”獎（2006）

[10] 中國科學院研究生院“優(yōu)秀教師”（榮譽稱號/2006）